- Inicio
- Publicaciones
Grupo de Bionanoelectrónica
Publicaciones
Publicaciones Internacionales en Inglés
2014
“Hardware Design of FFT Polynomial Multipliers”,C. P. Rentería-Mejía, A. López Parrado, J. Velasco-Medina. LASCAS 2014 Workshop, Santiago de Chile, Chile, 2014. [enlace ieee explorer].
“Hardware Implementation of the Smith-Waterman Algorithm using a Systolic Architecture”,J.M. Marmolejo-Tejada, J. Velasco-Medina. LASCAS 2014 Workshop, Santiago de Chile, Chile, 2014. [enlace ieee explorer].
“Efficient Hardware Design of N-point 1D-DCT for HEVC”,J. D. Bolaños-Jojoa and J. Velasco-Medina. IX IEEE Southern Programmable Logic Conference, SPL, Buenos Aires, Argentina, Nov 2014.
“Efficient Hardware Design of Forward and Inverse Walsh-Hadamard Transform”, J. D. Bolaños-Jojoa, J. M. Espinosa-Duran and J. Velasco-Medina. XIX IEEE Simposio Internacional de Tratamiento de Señales, Imágenes y Visión Artificial, STSIVA, Armenia, Colombia, Sep 2014.
“Electronic Transport Calculation for a Selective Gas Sensor Based on an InAs/InP Triple-Barrier Heterostructure”,S. Caicedo-Dávila, J. F. Rivera, J. Velasco-Medina. Proceedings of the IEEE's 9th Iberoamerican Congress on Sensors, IBERSENSOR 2014.
“Embedded system for area measurement using FPGAs”, A. F. Torres, J. D. Bolaños, J. Velasco. 5th IEEE Latin American Symposium on Circuits and Systems (LASCAS), Santiago, Chile, Feb 2014.
2013
“8912-bit Montgomery multipliers using radix-8 booth encoding and coded-digit”,C. P. Rentería-Mejía, V. Trujillo-Olaya, J. Velasco-Medina. IEEE Fourth Latin American Symposium on Circuits and Systems (LASCAS), 2013. [enlace ieee explorer].
“Simulation of Graphene Field Effect Transistors for Designing Logic Gates”,J.M. Marmolejo-Tejada, J. Velasco-Medina. Colombia-US Workshop on Nanotechnology in Energy and Medical Applications, Medellín, Colombia, 2013.
“Design of 2-D Filters for Video Processing Using FPGAs”, A. F. Torres, J. D. Bolaños, J. Velasco.XVIII IEEE Symposium of Image, Signal Processing, and Artificial Vision (STSIVA), Bogota, Colombia, Sep 2013.
2012
“Design of an 8192-bit RSA cryptoprocessor based on systolic architecture”,C.P. Rentería-Mejía, V. Trujillo-Olaya, J. Velasco-Medina. VIII Southern Conference on Programmable Logic (SPL), 2012. [enlace ieee explorer].
2010
“Hardware implementation of Grain-128, Mickey-128, Decim-128 and Trivium”,J.M. Marmolejo-Tejada, V. Trujillo-Olaya, J. Velasco-Medina. EIEE Andescon, Bogotá, Colombia, 2010. [enlace ieee explorer].
“ Design approach of a molecular Nano transmitter using quantum dynamics IEEE 2010 ingles”, , Velasco-Medina, J. ; Mora, A.C. ; Arce, J.C. , 9° ANDESCON, 2010 IEEE 15-17 Sept. 2010 México, [programa].
“ Dependability validation of a cryptoprocessor to seu effects. IEEE 2010 ingles IEEE 2010 ingles”, , Velasco-Medina, J. ; Mora, A.C. ; Arce, J.C. , 9° ANDESCON, 2010 IEEE 15-17 Sept. 2010 México, [programa].
“ Bit-flip injection strategies for FSMS modeled in VHDL behavioral level. IEEE 2010 ingles”, , Velasco-Medina, J. ; Raul Velasco; Espinosa-Duran, JM; Trujillo-Olaya,V; , 9° Test Workshop (LATW), 2010 11th Latin American, 2010 IEEE 30-31 Marzo. 2010 México, [programa].
2009
“ Emulación de la transformada cuántica de Fourier en hardware”, , J. M. Espinosa-Duran, J. Velasco-Medina, Rivera, 9° XV WORKSHOP IBERCHIP Buenos aires argentina 25/27 México, marzo. 2009[programa].
“Arquitectura eficiente para un criptoprocesador de curvas elípticas sobre GF (2163), usando bases normales gaussianas”, J. Velasco Medina, J. A. Arteaga , XV WORKSHOP IBERCHIP, Buenos aires argentina 25/27 ingles / Puebla, México Marzo 2009 [programa].
“Implementación hardware d e multiplicación escalar Kp en curvas elípticas empleando el algoritmo de disección de punto sobre GF (2163). ”, J. Velasco Medina, J. A. Arteaga , XV WORKSHOP IBERCHIP, Buenos aires argentina 25/27 ingles / Puebla, México Marzo 2009 en ingles [programa].
“ ”, J. Velasco Medina, J. A. Arteaga , XV WORKSHOP IBERCHIP, Buenos aires argentina 25/27 ingles / Puebla, México Marzo 2009 en ingles [programa].
2008
“In-System Hardware Dependability Validation Of The SEUs Effects In A Cryptoprocessor”, V. Trujillo-Olaya, J. M. Espinosa-Duran, J. Velasco-Medina, 9° IEEE LATW, Puebla, México, Febrero 2008[programa].
“Integration of modern tools in the SOPC design cycle”, J. Velasco Medina, J. A. Arteaga , IBERCHIP XIV Workshop / Puebla, México Febrero 2008 [programa].
“Modeling Approach for DNA-functionalized Single-Walled Carbon Nanotube based Active Chemical Nanosensors”, J. F. Rivera Miranda, J. Velasco Medina, J. C. Arce Clavijo , IBERCHIP XIV Workshop / Puebla, México Febrero 2008 [programa].
“Design of a Quantum-dot Cellular Automata Arithmetic Logic Unit (QCA-ALU)”, J. M. Espinosa Duran, J. Velasco Medina , IBERCHIP XIV Workshop / Puebla, México Febrero 2008 [programa].
“ Design of Defect Tolerant Quantum-dot Cellular Automata Circuits”, J. M. Espinosa Duran, J. Velasco Medina , 9° IEEE LATW, Puebla, México, Febrero 2008[programa].
“Design of Parallel and Sequential Generic Cores for Integer Division using VHDL”, J. M. Espinosa Duran, J. Velasco Medina , IBERCHIP XIV Workshop / Puebla, México Febrero 2008 [programa].
2007
“Single Event Transient Injection on an Operational Amplifier: A Case Study” , J. M. Espinosa Durán, J. Velasco Medina, G. Huertas, J. L. Huertas, R. Velazco, 8° IEEE LATW, Cuzco, Peru, Marzo 2007 [programa] [PDF].
“EFFICIENT HARDWARE IMPLEMENTATIONS FOR THE GAUSSIAN NORMAL BASIS MULTIPLICATION OVER GF(2 163)” , V. Trujillo Olaya, J. Velasco Medina, J. C. López Hernández, Programmable Logic, 2007. SPL '07. 2007 3rd Southern Conference on, Febrero 2007 [enlace IEEE Xplore].
“Total Ionizing Dose Effects in Switched-Capacitor Filters Using Oscillation-Based Test” , J. M. Espinosa Durán, J. Velasco Medina, G. Huertas, J. L. Huertas, Proceedings of the 20th annual conference on Integrated circuits and systems design,Río de Janeiro, Brazil-2007.[enlace ACM].
“Testing Set Effects in a CMOS Operational Amplifier Using a Built-in-Detector” , J. M. Espinosa Durán, J. Velasco Medina, G. Huertas, J. L. Huertas, R. Velasco, Imstw'2007. IEEE Imstw'2007 Póvoa de Varzim, Portugal. 2007. [enlace].
“ Measuring SET effects in a CMOS operational amplifier using a built-in detector” , J. M. Espinosa Durán, J. Velasco Medina, G. Huertas, J. L. Huertas, R. Velasco, IEEE Africon 2007. Namibia 2007. [enlace IEEE Xplore ].
2006
“Design of Gaussian Normal and Polynomial Basis Multipliers over GF(2^163)”, V. Trujillo Olaya, J. Velasco Medina, J. C. López Hernández , XII Workshop IBERCHIP, San Jose, Costa Rica, Marzo 2006 [PDF].
“Design of Nanomachines using Nanoengineer- 1” , J. M. Espinosa Durán, J. Velasco Medina , XII Workshop IBERCHIP, San Jose, Costa Rica, Marzo 2006 [PDF].
"An Approach for Debugging and In-system Functional Verification for FPGA-Based System Design", J. M. Espinosa Durán , M. Vera Lizcano, J. Velasco Medina , 7° IEEE LATW, Buenos Aires, Argentina, Marzo 2006 [PDF].
2005
“Design of an Elliptic Curve Cryptoprocessor over GF(2^163)”, V. Trujillo Olaya, J. Velasco Medina, J. C. López Hernández , XI Workshop IBERCHIP, Salvador de Bahia, Brasil, Marzo 2005 [PDF].
“Debugging and Hardware Verification for FPGA-Based System Design”, M. E. Vera Lizcano, J. M. Espinosa Durán, J. Velasco Medina , XI Workshop IBERCHIP, Salvador de Bahia, Brasil, Marzo 2005 [PDF].
2003
“Controlling EMC Performance in Integrated Circuits: A Conducted Test Immunity Method”, B. Da Silva, L. García, F. Hernández, M. Quilez, F. Silva, D. Lupi, F. Vargas, J. Velasco , IX Workshop IBERCHIP, La Habana , Cuba, Marzo 2003 [PDF].
Publicaciones Internacionales en Español
2014
“Diseño del multiplicador de Montgomery basado en un arreglo sistólico genérico”, C. P. Rentería Mejía, J. Velasco-Medina, Iberchip XV Workshop. Bs.As., Argentina, Marzo de 2009.
2010
“Diseño en Hardware para los cifradores de flujo Grain-128, Mickey-128, Decim-128 y Trivium”,J.M. Marmolejo-Tejada, V. Trujillo-Olaya, J. Velasco-Medina, Iberchip XVI Workshop. Foz do Iguaçu, Brasil, 2010.
2009
“Diseño del multiplicador de Montgomery basado en un arreglo sistólico genérico”, C. P. Rentería Mejía, J. Velasco-Medina, Iberchip XV Workshop. Bs.As., Argentina, Marzo de 2009.
“Diseño de Unidades Aritméticas para el Cálculo del Logaritmo en Base N”, J. M. Marmolejo Tejada, J. M. Espinosa-Duran, J. Velasco-Medina, Iberchip XV Workshop. Bs.As., Argentina, Marzo de 2009.
“Diseño de Filtros FIR para Sintetizar en FPGAs usando FDATool y DSP-Builder”, J. A. Arteaga, J. Velasco-Medina, Iberchip XV Workshop. Bs.As., Argentina, Marzo de 2009.
“Visor de Archivos JPEG usando el Procesador NIOS II ”, J. A. Arteaga, J. Velasco-Medina, Iberchip XV Workshop. Bs.As., Argentina, Marzo de 2009.
2008
“Diseño de Filtros Análogos para Alta Frecuencia usando PSoCs ó FPAAs”, J. Velasco Medina, J. J. Cabrera, IBERCHIP XIV Workshop / Puebla, México Febrero 2008 [programa].
“Diseño de un Simulador de Señales Electrocardiográficas usando FPAAs”, J. Velasco Medina, M. F. Leyton, C. R. Pinedo, IBERCHIP XIV Workshop / Puebla, México Febrero 2008 [programa].
2007
“Implementación de un multiplicador paralelo a nivel de digito sobre GF(2 163) usando bases normales gaussianas” , P. Realpe Muñoz, V. Trujillo Olaya, J. Velasco Medina, XIII Taller IBERCHIP, Lima, Perú, Marzo 2007 [PDF].
“Diseño de la unidad aritmética racional usando FPGAs” , V. Mosquera-Cerquera, J. Velasco-Medina, H. J. Martínez-Romero, XIII Taller IBERCHIP, Lima, Perú, Marzo 2007 [PDF].
“Implementación en Hardware de la transformada de Wavelet usando FPGA” , F. H. Riascos-Campiño, A. García-Quinchia*, J. Velasco-Medina , XIII Taller IBERCHIP, Lima, Perú, Marzo 2007 [PDF].
“Diseño de aceleradores para el alineamiento global de secuencias de ADN” , M. A. Lozano, V. Trujillo, J. Velasco-Medina, XIII Taller IBERCHIP, Lima, Perú, Marzo 2007 [PDF].
2006
“Generador Automático de FFT con alto grado de Paralelismo”, J. F. Acosta Orozco, M. E. Vera Lizcano, J. Velasco Medina , XII Workshop IBERCHIP, San Jose, Costa Rica, Marzo 2006 [PDF].
“Diseño de Divisores Paralelos y Secuenciales de N/N bits usando FPGAs”, J. M. Espinosa Durán, J. G. Catuche Girón, M. E. Vera Lizcano, J. Velasco Medina , XII Workshop IBERCHIP, San Jose, Costa Rica, Marzo 2006 [PDF].
“Diseño de la Tangente Inversa usando el algoritmo CORDIC”, F. Amaya Fernández, J. Velasco Medina , XII Workshop IBERCHIP, San Jose, Costa Rica, Marzo 2006 [PDF].
“Diseño de un Algoritmo en Hardware para la Sincronización de Portadora”, F. Amaya Fernández, J. Velasco Medina , XII Workshop IBERCHIP, San Jose, Costa Rica, Marzo 2006 [PDF].
“Diseño de un Microsistema para adquisición de Señales Cardiacas usando FPGAs”, P. C. Castillo Rodríguez, H. J. Castro Patiño, C. R. Pinedo Jaramillom J. Velasco Medina, XII Workshop IBERCHIP, San Jose, Costa Rica, Marzo 2006 [PDF].
“Diseño de un Procesador para el Alineamiento Global de Secuencias de DNA”, M. A. Lozano, J. Velasco Medina , XII Workshop IBERCHIP, San Jose, Costa Rica, Marzo 2006 [PDF].
2005
“Multiplicador NxN de Alto Throughput para FPGAs de ALTERA”, M. E. Vera Lizcano, J. Velasco Medina , XI Workshop IBERCHIP, Salvador de Bahía, Brasil, Marzo 2005 [PDF].
“Diseño de Bloques Funcionales Análogos usando FPAAs”, R. Caicedo Grueso, J. Velasco Medina , XI Workshop IBERCHIP, Salvador de Bahía, Brasil, Marzo 2005 [PDF].
“Diseño de Operadores Aritméticos en Punto Flotante usando FPGAs”, G. E. Ordóñez Fernández, J. Velasco Medina, M. E. Vera Lizcano , XI Workshop IBERCHIP, Salvador de Bahía, Brasil, Marzo 2005 [PDF].
“Comparación de Divisores Paralelos y Secuenciales de 16-Bits usando FPGAs”, G. E. Ordóñez Fernández, J. Velasco Medina, M. E. Vera Lizcano , XI Workshop IBERCHIP, Salvador de Bahía, Brasil, Marzo 2005 [PDF].
2004
“Procedimiento de Diseño de Sistemas de Control Distribuido de Tiempo Real”, D. Martínez, J. Velasco, C. R. Pinedo , SIECI-2004 Simpósium Iberoamericano de Educación, Cibernética e Informática, Orlando, Florida, USA, Julio 2004.
“Diseño de un Procesador Criptográfico para Curvas Elípticas sobre GF(2^163)”, V. Trujillo, J. Velasco Medina, J. C. López Hernández , X Workshop IBERCHIP, Cartagena, Colombia, Marzo 2004. Mejor articulo del Workshop [PDF].
“Implementación en Hardware del Algoritmo Serpent”, F. Morales Castro, J. Velasco Medina, J. C. López Hernández , X Workshop IBERCHIP, Cartagena, Colombia, Marzo 2004 [PDF].
“Implementación en Hardware del Algoritmo Rijndael”, G. Jácome Calderón, J. Velasco Medina, J. C. López Hernández , X Workshop IBERCHIP, Cartagena, Colombia, Marzo 2004 [PDF].
“Diseño e Implementación de la DCT Bidimensional usando FPGAs”, B. Kaderkulof Rengifo, J. Velasco Medina, M. Vera Lizcano , X Workshop IBERCHIP, Cartagena, Colombia, Marzo 2004 [PDF].
“Diseño de Multiplicadores Paralelos de 16 bits en FPGAs”, G. E. Ordóñez Fernández, L. A. López López, J. Velasco Medina , X Workshop IBERCHIP, Cartagena, Colombia, Marzo 2004 [PDF].
“Criterios para la Optimización de FSMs en FPGAs”, A. Pareja Giraldo, M. E. Vera Lizcano , X Workshop IBERCHIP, Cartagena, Colombia, Marzo 2004 [PDF].
“Metodología para la Aplicación del VHDL en el Diseño de Videojuegos 2D e Implementación SOC”, J. M. Espinosa, A. F. Montaño, M. E. Vera , X Workshop IBERCHIP, Cartagena, Colombia, Marzo 2004 [PDF].
2003
“Multiplicador en el Cuerpo Finito GF(2^163) usando Bases Normales Gaussianas”, V. Trujillo Olaya, J. Velasco Medina, J. C. López Hernández , IX Workshop IBERCHIP, La Habana, Cuba, Marzo 2003 [PDF].
“Diseño de Circuitos Análogos usando FPAAs”, R. Caicedo Grueso, J. Velasco Medina , IX Workshop IBERCHIP, La Habana, Cuba, Marzo 2003 [PDF].
“Diseño de Funciones DSP usando VHDL y CPLDs-FPGAs”, M. E. Vera Lizcano, G. Vejarano, J. Velasco Medina , IX Workshop IBERCHIP, La Habana, Cuba, Marzo 2003[PDF].
“Diseño VHDL de un Procesador de 8 Bits e Implementación en un CPLD”, A. Pareja Hiraldo, M. E. Vera Lizcano , IX Workshop IBERCHIP, La Habana , Cuba, Marzo 2003 [PDF].
Publicaciones Nacionales en Español
2008
“Quantum Dynamics of energy transmitter of mechanics energy based on ethane”, V. A. Rodríguez Toro, J. Velasco-Medina, J. C. Arce, A. C. Mora, II Encuentro de Química Computacional y Teórica. Universidad Nacional. Calarcá, Colombia, Mayo 2008.
2007
“Nanomachines Design” , V. A. Rodríguez Toro, J. Velasco-Medina, VII Semana de la Ingeniería – III Simposio de Investigación. UNIVALLE, Cali, Colombia, Marzo 2007.
“A-Community: Un entorno multi-agente para inteligencia computacional fuertemente bioinspirada”, J. A. Parra, Congreso Internacional de Inteligencia Computacional, CIIC 2007, Bogotá, Colombia, Sept. 2007[programa].
“Bio-FPGA: Una plataforma computacional masivamente paralela y fuertemente bioinspirada implementada en hardware reconfigurable”, J. A. Parra , Conferencia Latinoamericana en Computación de Alto Rendimiento, CLCAR 2007, Santa Marta, Colombia, Agosto 2007.[programa]
“Arquitecturas Hardware para una Cóclea Electrónica usando FPGAs” , J. H. Meza, J. Velasco Medina, STSIVA XII - Simposio de Tratamiento de Señales, Imágenes y Visión Artificial, Barranquilla, 2007.
“Implementación Eficiente en Hardware de Algoritmos de Elevada Complejidad: Alineamiento de Secuencias de DNA” , W. J. Perez Holguín, V. Trujillo, J. Velasco-Medina, STSIVA XII - Simposio de Tratamiento de Señales, Imágenes y Visión Artificial, Barranquilla, Colombia 2007.
“Design of a Quantum-dot Cellular Automata Arithmetic Logic Unit (QCA-ALU)”, J. M. Espinosa Duran, J. Velasco Medina , COLOMBIAN WORKSHOP ON CIRCUITS AND SYSTEMS, Bogotá, Colombia 2007.
2005
“Diseño de Funciones DSP para Compresión de Video usando FPGAs”. B. Kaderkulof-Rengifo, J. Velasco-Medina, M. Vera-Lizcano , X Simposio de Tratamiento de Señales, Imágenes y Visión Artificial, Universidad del Valle, Cali, Colombia, Septiembre 2005. [PDF].
“FFT de 8 Puntos IEEE754 Sintetizado en FPGA”, J. F. Acosta Orozco, M. Vera-Lizcano, J. Velasco Medina , X Simposio de Tratamiento de Señales, Imágenes y Visión Artificial, Universidad del Valle, Cali, Colombia, Septiembre 2005 [PDF].
“Implementación de Divisores Paralelos y Secuenciales de 16 bits Usando FPGAs”, J. M. Espinosa-Duran, J. Velasco-Medina, M. E. Vera-Lizcano , X Simposio de Tratamiento de Señales, Imágenes y Visión Artificial, Universidad del Valle, Cali, Colombia, Septiembre 2005 [PDF].
“Microsistema Electrónico para Adquisición de Señales Cardiacas de Forma Remota”, P. C. Castillo Rodríguez, H. J. Castro Patiño, C. R. Pinedo Jaramillo, J. Velasco Medina , II Congreso Colombiano de Bioingeniería e Ingeniería Biomédica, Capitolio Nacional, Bogota, Octubre 2005 [PDF].
“Efectos Biológicos y Consideraciones de Seguridad en Ultrasonido”, P. P. Riascos, J. Velasco-Medina , II Congreso Colombiano de Bioingeniería e Ingeniería Biomédica, Capitolio Nacional, Bogota, Octubre 2005 [PDF].
2004
“Procedimiento de Diseño de Sistemas de Control Distribuido de Tiempo Real”, D. Martínez Castro, J. Velasco Medina, C. R. Pinedo Jaramillo , VI Congreso de la Asociación Colombiana de Automática, Universidad de Ibagué, Ibagué, Colombia, Noviembre 2004“ [PDF].
- Detalles
- Última actualización: 12 Diciembre 2016